Korean Patent No. 0179563

Registration Date:

November 27, 1998

Filing Date:

December 30, 1995

Application Number:

1995-069477

Applicant:

HYUNDAI ELECTRONICS INDUSTRES

Co., LTD.

Title of the Invention:

Method For Forming Interlayer

Planarizing Film Of Semiconductor Device

Abstract:

The present invention is directed to a method for forming interlayer planarizing film of semiconductor device. Specifically, the present invention is directed to a method for forming interlayer planarizing film of semiconductor device that prevents a dielectric film of a DRAM capacitor from being damaged due to the flow process of an interlayer planarizing film. In a process for forming the interlayer planarizing film on the capacitor of the DRAM semiconductor device, an insulating film is deposited without performing the BPSG flow process. Then, the surface of the insulating film is flattened and phosphorus ion is injected into the insulating film, so that a dielectric film is not damaged due to a high temperature flow process and metal ion is not adsorbed in later processes to enhance the reliability of the semiconductor device.

016733

출력 일자: 2002/879° 1

밝송번호 : 9-5-2002-028876627

수신 : 서울 중로구 내자등 219 한누리빌딩(김&

발송민자 : 2002.08.08 제출기밀 : 2002.10.08 장 특허법률사무소)

구영창 귀하

^{특허청} 의견제출통지서

줄원인

염칭 산요 덴키 가부시키가이샤 (출원인코드: 519980961320)

주소 일본 모사카후 모리구치시 게이한 혼도요리 2초에 5반 5고

대리인

성명 구명함 외 1명

주소 서울 종료구 내자통 219 한누리빌딩(강환장 특허덤륨사우소)

출묀번호

10-1997-0040863

받명의 명칭

반도체장비제조방법

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하 오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서 또는/및 보정서를 제출하여 주시기 바랍니다. (상기 제출기일에 대하여 매회 1월 반위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장승인통지는 하지 않습니다.)

[0] 유]

이 측원발명은 그 출원한 날전에 한 출권으로서 이 출원부에 공개된 1995년 출원 제069477호의 솔린 서에 최초로 점부한 명세서 또는 도면에 기재된 발명과 동일한 것이므로, 특허명 제29조제3망의 규 쟁에 의하여 특허를 받을 수 없습니다.

1. 청구범위 제 1 항 내지 제 15 항에 기재된 발명은 506 막을 형성한 후 군순물을 투입한 후 연아하는 것을 특집으로 하고 있으나 이는 선줄된 대한민국 등록록하공보 제1998-0179563호(출원밑: 1995.12.30)에 기재된 방영과 매우 동일한 것으로 판단됨.

이 줄인은 특허청구병위의 기제가 아래에 지적한 바와 같이 불비하여 특허법 제42조제5항의 규정에 의한 요건을 통족하지 못하므로 특허물 받을 수 없습니다.

1. 청구범위 제 4 함파 청구범위 제 8 항 내지 제 15 항은 여러개의 인용하는 항물 나열하고 있은 뿐 이중 어느 항을 선택하여 인용하고 있는지 물명락하므로 각각 제 2 항 또는 제 3 항 중 어느 한 광에 있어서, 제1항, 제2항, 제3항, 제5항 또는 제6항 중 어느 한항에 있어서 로 정정할 필요가 있음.

【台 년】

점무1 한국등록특허공보 0179563호(1999.04.15) 1부 끝.

2002.08.08

트워처

심사4국

반도체1 심사담당관실

심사관 인치복(

(19) 대한민국특허청(KA)


(12) 등록특허꽁보(B1)

(51) • Int. CI. =	(11) 동독번호 특0179563		
HO1L 21 /31		(24) 등록일까	1998년 11월 27일
(21) 출원번호	≒ 1995-069477	(65) 공개번호	€ 1997-052870
(22) 출원일자	1995년 12월30일	(43) 공개인자	1997년07월29일
(73) 특허권자	현대전자산업주식회사	김주용	<u> </u>
•	경기도 이원군 부달읍 아이	리 산 136-1	
(72) 발명자	박상준		
	검기도 이원군 이편을 황접	10리 49-17	
(74) 대리인	죄롱슨		
실시관: 고광석			

足擊

전 막명은 반도체 소자의 군간 형란화막 헌성방법에 관한 것으로, 보다 구체적으로는, 반도체 디램소자의 제조 공정시 응간 평란화막의 플로우공경으로 인한 디랙 캐패시터의 유전체막의 순상을 받지할 수 있는 반도체 소자의 용간 평란화막 형성방법에 관한 것으로, 본 말명에 따르면, 반도체디뱀 소자의 캐패시터 상부에 증간 평란화막을 형성하는 공정에 있어서, 기존의 BPSG의 플로우 공정을 배제하고, 절면막물 증확만다음, 표현형 공단하게 하고, 이어서 인 현자를 이혼 주입함으로써, 고은의 종로우 공정으로 인한 유전체막의 순상 및 이후의 공정시 공속 이용들의 음작을 방지하여 소자의 신뢰성을 향상시킬 수 있다.

CHES



열세서

[발명의 명칭]